vhdl 星期为什么不会变化，急急急

[待解决问题]

signal xingqi: STD_LOGIC_VECTOR(2 DOWNTO 0):="001";
process(co3)
Begin
if (co3'event and co3='1') then
if (xingqi="111" )then xingqi<="001";
else xingqi<=xingqi+'1';
end if;
end if;
end process;

这个星期的计数有什么问题吗？为什么星期不会变化，总是显示星期一，这是什么问题？

FPGA

winner12 | 初学一级 | 园豆：138
提问于：2018-12-13 10:53

< >

所有回答(2)

不用着急

小松鼠喔喔 | 园豆：204 (菜鸟二级) | 2018-12-13 15:45

……xingqi这个名字取得。
也行吧，co3是干嘛的，仿真图里看看co3是什么个波形。

窗户 | 园豆：886 (小虾三级) | 2018-12-21 16:34

清除回答草稿

您需要登录以后才能回答，未注册用户请先注册。

欢迎，请先 登录 或者 注册 。

vhdl 星期为什么不会变化，急急急

欢迎，请先登录或者注册。