首页 新闻 赞助 找找看

求助一道入门veirlog语言问题(求源代码和仿真代码)

0
悬赏园豆:200 [待解决问题]

实验3七段字符译码显示器设计:使用 Verilog HDL 语言设计七段字符译码显示器,输入端包括A0A3四位NBCD码、LT*灯测试输入、RBI*灭零输入;输出端包括YaYg分别对应7段字符;另有一个双功能输入输出端BI/RBO为灭灯输入/灭零输出控制端。利用仿真来验证你的设计。(用74ls48)

腾讯必被国有化的主页 腾讯必被国有化 | 初学一级 | 园豆:2
提问于:2021-12-01 09:59
< >
分享
清除回答草稿
   您需要登录以后才能回答,未注册用户请先注册