verilog_标签_博问

0

回答数

ise在工程设置中封装类型与速度等级的含义

新建一个工程之后，在工程设置中的封装类型与速度等级表示什么意思？

FPGA Verilog ise

行舟人
浏览(327) 3年前

0

回答数

FPGA 译码器

设计一个3线 8线译码器；2）利用3线 8线译码器实现逻辑函数F（A,B,C）=m1+m2+m5+m7。小白一个，实例化老不对，求大神指点，写下代码

verilog module ise

807869
浏览(249) 3年前

0

回答数

黑金的按键实验

官方提供的例程如下： always @(posedge clk or negedge rst_n) //检测时钟的上升沿和复位的下降沿begin if(!rst_n) //复位信号低有效 count

Verilog

之清
浏览(572) 4年前

1

回答数

100 关于vcs中系统任务$save("file_name") 和$restart("file_name")路径问题

最近项目做一些优化，想到利用save/restore的机制节约初始化时间，即我们在第一次完成初始化后，save下当前simulator的状态，那么以后运行直接restore该状态即可。当前问题是，代

vcs verilog systemtask

苹果妖
浏览(696) 5年前

0

回答数

小弟在学verilog语言，现在急需用矩阵运算，求大侠们不吝赐教，不胜感激！

verilog 矩阵乘法

月下强人
浏览(442) 8年前

0

回答数

5 Verilog 编写Avalon 总线 USB IP 接口

内容详情请点击问题查看！

电脑硬件 verilog IP核 USB接口

天马行空W
浏览(1265) 8年前

欢迎，请先登录或者注册。

ise在工程设置中封装类型与速度等级的含义

FPGA 译码器

黑金的按键实验

100 关于vcs中系统任务$save("file_name") 和$restart("file_name")路径问题

小弟在学verilog语言，现在急需用矩阵运算，求大侠们不吝赐教，不胜感激！

5 Verilog 编写Avalon 总线 USB IP 接口

博问搜索

关于博问

欢迎，请先 登录 或者 注册 。

ise在工程设置中封装类型与速度等级的含义

FPGA 译码器

黑金的按键实验

100 关于vcs中系统任务$save("file_name") 和$restart("file_name")路径问题

小弟在学verilog语言，现在急需用矩阵运算，求大侠们不吝赐教，不胜感激！

5 Verilog 编写Avalon 总线 USB IP 接口

博问搜索

关于博问

欢迎，请先登录或者注册。