首页新闻找找看学习计划
2
回答数

待解决问题 vhdl 星期为什么不会变化,急急急

signal xingqi: STD_LOGIC_VECTOR(2 DOWNTO 0):="001"; process(co3) Begin if (co3'event and co3='1') th