关于FPGA里SDRAM核的控制问题
0
悬赏园豆：100
[待解决问题]
请问怎么去控制qsys搭建的SDRAM这个ip核，因为想把一个ram核当作一个外部AD数据的存储器，将外部数据存储起来，再用nios通过API函数读出来作显示，现在就是不知道怎么去操作这个IP核，因为看连线全是内部的，定好了的，自己找了很久资料，也看了很多，都没找到方法。
另外其实我是在做一个简单的AD采集和显示，现在就是想将AD采到的数据存储到ram中，然后通过nios用API函数读出来，再做处理，最后在串口屏上显示，网上看了很多关于FPGA做这个的，不过他们基本是直接写verilog用硬件语言直接显示在屏幕中，不走NIOS核。
希望大佬们帮帮忙，小弟自学这个，周围也没个交流的，感觉好孤独
