FPGA 刚开始学习，因为用到双口ram就学了。可是在做功能仿真时，发现rclk的时钟必须小于wclk的才可以正常读取。这个现象是否正常？
另外，其他地方，我用到了TLC549，问题是只有复位才能是数据变化，其他情况不行（即使我加的时钟频率再大）。。。顺便帮忙解决下
