首页新闻会员周边捐助

问题反馈

FPGA 译码器

0

[待解决问题]

设计一个3线-8线译码器；2）利用3线-8线译码器实现逻辑函数F（A,B,C）=m1+m2+m5+m7。小白一个，实例化老不对，求大神指点，写下代码

verilog module ise

807869 | 菜鸟二级 | 园豆：202
提问于：2017-10-07 22:05

< >

分享

清除回答草稿

您需要登录以后才能回答，未注册用户请先注册。