实验3七段字符译码显示器设计：使用 Verilog HDL 语言设计七段字符译码显示器，输入端包括A0A3四位NBCD码、LT*灯测试输入、RBI*灭零输入；输出端包括YaYg分别对应7段字符；另有一个双功能输入输出端BI/RBO为灭灯输入/灭零输出控制端。利用仿真来验证你的设计。(用74ls48)
微信里点“发现”，扫一下
二维码便可将本文分享至朋友圈。
