我想构建GPU+FPGA的异构平台，想请教一下OpenCL怎么和Verilog联合编译？ 是否可以通过将Verilog写的module封装成ip在block design上将ip连线再用OpenCL编译呢？是否有人做过类似项目？还请各位大佬指教！
