首页 新闻 会员 周边 捐助
0
回答数

待解决问题 急

请使用verilog或者VHDL设计一个序列发生器。 1、根据输入的 8 位并行数据输出串行数据,如果输入数据在=0—127 之间则输出一位 0，如果输入数据在 128—255 之间则输出一位 1，同
kikazzx的主页 kikazzx
浏览(207) 8年前