首页
新闻
会员
周边
捐助
园子
·
关注
·
粉丝
·
会员
·
随便看看
·
消息
欢迎,请先
登录
或者
注册
。
登录
/
注册
闪存
博客
发言
小组
投递
新闻
提问
博问
添加
收藏
文库
问题反馈
问题列表
我关注的
我的博问
博问标签
提问
回答
被采纳
1
回答数
100
求帮忙把这段matlab代码改写成Verilog代码,非常感谢!!!
for i=1:len if (i==1) delta_theta(i)=theta(i); else %求相位差值 tmp1=abs(theta(i)-theta(i-1)); tmp2=abs(p
0
回答数
求帮忙完成一个verilog仿真
有偿求帮忙完成一个仿真,大体框架跟大部分代码我都有,只是在仿真过程中遇到一些问题,需要大佬帮忙指点一下,时间紧急,希望有人能帮帮忙,价格好商量,请联系微信:hxy2579
0
回答数
50
仿真结果输出位与输入位不对应是怎么回事呢?结果出现了延迟,中间还有结果为0的情况是怎么回事?
module test( ); integer fp_r,fp_h,fp_w,fp_z; integer count; reg clk,rst; reg [31:0] reg1,reg2; reg [
找不到没有用过的名字哒
园豆:106
排名:1500名之外
博问搜索
关于博问
»
博问帮助
»
发现问题
»
我有建议