首页 新闻 会员 周边 捐助
1
回答数

待解决问题 verilog hdl中怎么判断闰年，下面的程序判断不出来是怎么回事？

module nyr2014(clk,qy,qn,qr); input clk; output[7:0] qy,qr; output [15:0] qn; reg[7:0] qy,qr; reg[15
五星之行的主页 五星之行
浏览(1451) 10年前