首页 新闻 会员 周边 捐助
0
回答数

待解决问题 FPGA 译码器

设计一个3线 8线译码器；2）利用3线 8线译码器实现逻辑函数F（A,B,C）=m1+m2+m5+m7。 小白一个，实例化老不对，求大神指点，写下代码
verilog module ise
807869的主页 807869
浏览(318) 7年前