首页 新闻 会员 周边 捐助
0
回答数

待解决问题 15 求助，verilog问题

1 module elevator_control(clk,up1,up2,up3,up4,down2,down3,down4,down5,request1,request2,request3,req
编译时出现不能解决的问题 求verilog高手
hai5111的主页 hai5111
浏览(288) 10年前