首页 新闻 会员 周边 捐助
2
回答数

回答被采纳 请问verilog如何利用50mhz晶振产生200mhz时钟？

//输入的是FPGA板上50mhz晶振，输出200m时钟 module get200mclk( clk_50m, reset_n, clk_200m ); ............... 请问具体代码
coneypo的主页 coneypo
浏览(1997) 7年前